CI1301 CI1302 CI1303高性能神經網絡智能語音識別芯片 BNPU
芯片概述CI1301、CI1302和CI1303是啟英泰倫研發的新一代高性能神經網絡智能語音識別芯片，集成了啟英泰倫自研的腦神經網絡處理器BNPU V3和CPU
芯片概述CI1301、CI1302和CI1303是啟英泰倫研發的新一代高性能神經網絡智能語音識別芯片，集成了啟英泰倫自研的腦神經網絡處理器BNPU V3和CPU
CI1301、CI1302和CI1303是啟英泰倫研發的新一代高性能神經網絡智能語音識別芯片，集成了啟英泰倫自研的腦神經網絡處理器BNPU V3和CPU內核，系統主頻可達220MHz，內置高達640KByte的SRAM，集成PMU電源管理單元和RC振蕩器，集成雙通道高性能低功耗Audio Codec和多路UART、IIC、IIS、PWM、GPIO、PDM等外圍控制接口。芯片僅需少量電阻電容等外圍器件就可以實現各類智能語音產品硬件方案，性價比極高。
CI1301、CI1302和CI1303使用工業級設計標準，具有較高的環境可靠性，芯片工作溫度范圍在-40°C到 +85°C之間，符合MSL3級濕敏等級，符合IEC 61000-4-2 的4K接觸放電試驗標準，符合FCC電磁兼容標準，符合ROHS和REACH環保標準。
CI1301、CI1302和CI1303采用了啟英泰倫的3代BNPU技術，該技術支持DNN\TDNN\RNN\CNN等神經網絡及并行矢量運算，可實現語音識別、聲紋識別、命令詞自學習、語音檢測及深度學習降噪等功能，具備強勁的回聲消除和環境噪聲抑制能力。該芯片方案還支持漢語、英語、日語等多種全球語言，可廣泛應用于家電、照明、玩具、可穿戴設備、工業、汽車等產品領域，實現語音交互及控制和各類智能語音方案應用。
請點擊 ?CI1301芯片數據手冊 ?CI1302芯片數據手冊 和 ?CI1303芯片數據手冊 下載完整的芯片數據手冊。
表G-1 芯片信息
芯片型號 FLASH容量 RAM容量 封裝信息
CI1301 1MByte 640KByte SSOP24(8.6mm*6.0mm*1.64mm)
CI1302 2MByte 640KByte SSOP24(8.6mm*6.0mm*1.64mm)
CI1303 4MByte 640KByte SSOP24(8.6mm*6.0mm*1.64mm)
CI1306 4MByte 640KByte QFN40
注意：CI1303芯片內置Flash容量更大，可以支持更大容量的神經網絡模型和更多播報音等功能，具備更好的降噪效果并支持OTA升級功能，CI1301和CI1302芯片暫不支持OTA升級功能，且因Flash容量的原因如支持聲紋識別，則不支持語音識別，如想既支持聲紋識別又支持語音識別，請用CI1303芯片。
CI1301
CI1302
CI1303
CI1301、CI1302和CI1303可應用的部分產品領域：
智能家電
智能玩具
智能照明
智能可穿戴
智能工業
智能汽車
CI1303應用框圖
圖G-1 CI1303芯片應用框圖
芯片特性如下：
神經網絡處理器BNPU V3
采用3代硬件BNPU技術，支持DNN\TDNN\RNN\CNN等神經網絡及并行矢量運算，可實現語音識別、聲紋識別、命令詞自學習、語音檢測及深度學習降噪等功能
CPU
32位高性能CPU，運行頻率最高支持220MHz
32-bit單周期乘法器，支持DSP擴展加速
存儲器
內置640KB SRAM
內置512bit eFuse
內置1-4MB Flash
音頻接口
內置高性能低功耗Audio Codec模塊，支持雙路ADC采樣和單路DAC播放
支持Automatic Level Control (ALC)功能
支持8kHz/16kHz/24kHz/32kHz/44.1kHz/48kHz采樣率
支持一路IIS音頻擴展通路
支持一路PDM接口，可對接單個或兩個數字MEMS麥克風
電源管理單元PMU
內置3個高性能LDO，無需外加電源芯片，外圍僅需少量阻容器件
支持5V供電直接輸入，供電范圍最小支持3.6V輸入，最大支持5.5V輸入
時鐘
內置RC振蕩器，也支持外接晶體振蕩器；開發者可根據不同應用方案選擇采用內置RC或者外接晶體作為芯片時鐘源
SAR ADC
1路12bit SAR ADC輸入通道，采樣頻率可達1MHz
ADC IO可與數字GPIO進行功能復用
外設和定時器
3路UART接口，最高可支持3M波特率
1路IIC接口，可以外接IIC器件進行擴展
6路PWM接口，燈控和電機類應用可直接驅動
內置4組32-bit timer
內置1組獨立看門狗（IWDG）
內置1組窗口看門狗（WWDG）
GPIO
支持10個GPIO口，可以作為主控IC使用
每個GPIO口可配置中斷功能，全部GPIO口支持上下拉可配置
部分GPIO支持寬壓5V電平信號直接通信，無需外接電平轉換但需要外接上拉到5V的電阻
軟件開發支持
提供完整軟件開發包、應用方案示例和語音開發平臺在線制作固件等功能，詳情請訪問：https://aiplatform.chipintelli.com
固件燒錄和保護
支持UART升級和固件保護
EMC和ESD
良好EMC設計，支持FCC標準
內部ESD增強設計，可通過4KV接觸放電試驗
ROHS和REACH
采用環保材料，支持通過ROHS和REACH測試
封裝和工作溫度范圍
封裝形式：SSOP24，尺寸為長8.6mm，寬6mm，高1.64mm
工作環境溫度：-40℃ 到85℃
引腳描述
CI1301、CI1302和CI1303芯片引腳完全兼容，引腳圖如圖P-1所示：
圖P-1 芯片引腳圖芯片各個引腳功能如下表描述：表P-1 芯片引腳功能描述
上表中 IO引腳的狀態定義如下：I 輸入O 輸出IO 雙向P 電源或地T+D 三態正下拉T+U 三態正上拉OUT 上電默認為輸出模式IN 上電默認為輸入模式所有IO支持驅動能力可配，上下拉電阻可配。Note1：PA4（PG_EN）引腳根據上電時電平狀態判斷是否進行編程，高電平時啟動編程功能。
GPIO
功能介紹
通用I/O 接口支持超多個可編程的輸入/輸出管腳，每個GPIO端口都有相應的控制寄存器和配置寄存器，以滿足不同應用的要求，共分為4組，每組最多可控制8個。其中，GPIO0對應的是芯片的PA口，GPIO1對應的是PB口，GPIO2對應的是PC口，GPIO3對應的是PD口。
GPIO是作為第三功能與其他功能復用，復用關系由寄存器IO_REUSE_CFG配置，該寄存器的具體說明請查看DPMU模塊里面的對應內容 ?請點擊這里查看。
復用關系由系統控制單元的寄存器IO_REUSE_CFG配置。。每一組管腳功能使用時需要配置對應的IO_REUSE_CFG寄存器位。模擬管腳需要根據復用情況先選擇該管腳是作為模擬管腳使用，還是數字管腳使用。具體復用關系如下圖所示：
圖GPIO-1 CI1302&CI1303 GPIO復用關系
功能介紹
系芯片有三路UART：UART0 - UART2。UART模塊的主要特征如下：
通用定時器和PWM輸出
功能介紹通用定時器可產生PWM波輸出以及定時器中斷信號，兩個定時器單元可獨立作為單獨的定時器工作也可以組合成一個級聯的定時器。定時器單元進行32位定時器的遞減計數，可產生周期性的中斷或者PWM波形，兩個定時器單元進行級聯工作時，需將TIMER_UNIT_0的周期性的中斷作為TIMER_UNIT_1的計數時鐘。定時器單元從寄存器TIMER_SC遞減TIMER_SPWMC時，PWM輸出置高，遞減到0時PWM輸出置低，同時產生可配寬度的中斷信號，每個定時器單元具有如下一些特征：
芯片有四個專用TIMER（TIMER0到TIMER3），六個專用PWM（PWM0到PWM5）。
通用定時器和PWM輸出
功能介紹通用定時器可產生PWM波輸出以及定時器中斷信號，兩個定時器單元可獨立作為單獨的定時器工作也可以組合成一個級聯的定時器。定時器單元進行32位定時器的遞減計數，可產生周期性的中斷或者PWM波形，兩個定時器單元進行級聯工作時，需將TIMER_UNIT_0的周期性的中斷作為TIMER_UNIT_1的計數時鐘。定時器單元從寄存器TIMER_SC遞減TIMER_SPWMC時，PWM輸出置高，遞減到0時PWM輸出置低，同時產生可配寬度的中斷信號，每個定時器單元具有如下一些特征：
芯片有四個專用TIMER（TIMER0到TIMER3），六個專用PWM（PWM0到PWM5）。
IIS
功能介紹芯片內置多路IIS，外部可使用的為IIS0，該接口可以用來對接外部16/24/32位立體聲數字音頻信號編解碼電路，可用于芯片內部CODEC無法滿足應用需求的場合。
IIS傳輸有專用的DMA通道，此處不進行詳細描述，芯片配套SDK開發包中已有完整的功能示例和驅動代碼，用戶可直接調用。
功能介紹芯片集成了一個12位的ADC，其主要特點如下：
ADC分辨率為12-bit；
圖A-1 ADC單次采樣模式時序圖
圖A-2 ADC連續采樣模式時序圖
硬件設計CI1301、CI1302和CI1303芯片外圍僅需要少量器件就可以支持各類語音應用。針對語音部分，該芯片可以支持單麥克風差分輸入或單麥克風單端輸入，也可以選擇是否需要AEC回聲消除功能。用戶可以根據設計的應用方案功能、功耗和成本要求選擇合適的電路，下面對該芯片一個最簡單的應用參考電路圖做具體描述。
應用參考電路圖
應用參考電路圖如圖H-1，以CI1303為例（CI1301、CI1302和CI1303的引腳及電路圖連接方式完全相同）。
圖H-1 最簡方案的應用參考電路圖上圖為CI1303一個支持單麥克風差分輸入和功放輸出的最簡應用方案電路圖。該芯片可以采用5V直接供電，用戶可按照上圖中對應的外圍器件規格來進行設計。
原理圖設計時如果要考慮板級在線升級功能，可以將UART0引腳引出，以方便PCB板貼片完成后通過UART0對主芯片內部的Flash進行固件升級。芯片的PA4（PG_EN）引腳內部帶上拉，上電默認為升級模式，開機后要檢測外部UART0口發來的升級信號，如果有則直接啟動升級。芯片默認的開機時間因為增加了升級模式的檢測而延長，大概約850mS；如果用戶對開機時間有很高的要求，可以將PA4腳引出，增加兩個2.2KΩ的下拉電阻到地，兩個2.2KΩ電阻連接的中間增加一個測試點，此時芯片開機為正常模式，開機時間大概約350mS，可以縮短開機時間。如果此時要在線升級可以通過外部給兩個2.2KΩ電阻連接的中間測試點供高電平，將PA4引腳拉高，再通過UART0升級。
該芯片方案可選用差分麥克風設計或單端麥克風設計，推薦采用上圖中的差分麥克風設計。如果用戶對成本有要求，可以將上圖中麥克風部分修改為單端麥克風設計，可以比差分麥克風少使用一些被動器件，但該方式僅推薦應用在麥克風線長小于20厘米的場合中，否則會因為線太長，抗干擾效果不夠，導致語音識別效果沒有差分麥克風設計的方式好。上圖中功放采用的是AB類的功放，推薦采用8002功放芯片，用戶也可以按照方案的要求自行選擇功放芯片，如果不需要功放功能時也可以去掉該部分電路以降低成本。用戶如果有AEC回聲消除功能的需求，可以利用一個麥克風輸入通道來接AEC的模擬信號輸入。
用戶如果對方案的功耗沒有特殊要求時，建議直接采用芯片內部的PMU供電，如果有功耗要求，可以采用增加外部DCDC芯片給芯片1.1V供電，以降低功耗。芯片的UART口均支持5V通信，上圖中的UART0口是接的3.3V信號，如果要接5V，在UART0的RX和TX管腳外圍增加連接到5V的上拉電阻即可，不用額外增加電壓轉換電路。
啟英泰倫提供了多種方案參考原理圖，可以滿足大多數通常應用場景?？蛻粼趯嶋H應用開發中需要根據具體產品功能性能要求，系統特性及應用場景等審慎選擇參考其中一種最適合產品的參考原理圖進行參考和設計優化。 由于啟英泰倫無法掌握所有產品系統和應用知識，望客戶或方案合作方在量產前結合產品系統和應用場景對產品功能性能（含語音芯片及模塊與產品系統的匹配性）進行充分的測試驗證。如果在設計修改過程中有不清楚不確定的問題點，請聯系啟英泰倫FAE工程師進行充分溝通。
